第1009章 硬件总体方案设计（1 / 1）

卷首语

1965 年 4 月，“73 式” 可编程算法初步验证完成后，研发团队面临核心挑战：抽象的加密逻辑需依托硬件实体落地，而野战、边防、铁路调度等场景对设备的运算速度、环境适应性、通信兼容性提出差异化要求。此时，设计适配算法需求与多场景的硬件总体方案，成为连接 “算法理论” 与 “实用设备” 的关键桥梁。这场为期 1 个半月的方案设计，通过分层架构、明确组件功能与稳定连接逻辑，构建起 “运算 - 存储 - 控制 - 接口” 一体化的硬件体系，不仅支撑了后续原型机组装，更奠定了我国早期军用电子密码机的硬件设计范式。

一、硬件方案设计的背景与核心目标

可编程算法验证完成后，王工团队（硬件板块总负责）梳理出算法对硬件的核心需求：需支持 37 阶矩阵乘法（运算速度≥0.7μs / 次）、128 位动态密钥生成（随机数生成速度≥1 次 /μs）、19 组模块协同（数据交互延迟≤0.1μs），同时需适配 - 40℃至 50℃环境、10-500Hz 震动场景，硬件方案需兼顾性能与适应性。

基于场景需求与 19 项核心指标，团队明确三大设计目标：一是架构适配性，硬件架构需匹配算法模块划分（如运算单元对应矩阵模块、存储单元对应程序 / 数据区），支持组件独立升级；二是功能明确性，各组件功能边界清晰（如运算组件不负责存储、控制组件不参与加密），避免功能耦合；三是连接稳定性，组件间数据 / 控制信号传输错误率≤0.001%，确保加密流程无中断。

设计工作由王工牵头，组建 5 人专项小组：王工（整体架构设计，把控方案方向）、赵工（运算组件设计，熟悉矩阵运算硬件实现）、孙工（存储组件设计，参与磁芯存储器调研）、刘工（接口组件设计，负责通信与配置接口）、周工（控制组件设计，擅长时序同步），覆盖 “运算 - 存储 - 接口 - 控制” 全环节。

设计周期规划为 1 个半月（1965.5.1-1965.6.15），分三阶段：第一阶段（5.1-5.10）梳理算法需求与场景约束，确定架构框架；第二阶段（5.11-6.5）设计组件功能与连接方式，绘制原理图；第三阶段（6.6-6.15）开展方案评审与优化，形成最终方案，衔接原型机组装。

启动前，团队明确核心约束：硬件总成本≤3 万元（单台设备）、总功耗≤35W（边防哨所供电限额）、设备尺寸≤50cm×40cm×20cm（适配装甲车辆 / 哨所安装），这些约束成为方案设计的重要边界。

二、硬件架构的整体设计

王工团队基于 “分层解耦” 理念，设计 “四层三总线” 硬件架构，各层组件功能独立且通过总线高效连接，架构可扩展性强。

第一层：核心运算层，负责加密算法的核心运算，包含 3 个组件 —— 矩阵运算单元（支持 37 阶矩阵乘法，由 1369 个晶体管构成）、密钥生成单元（集成随机数发生器与密钥运算模块）、辅助运算单元（处理模 256 运算、异或扰动等基础运算），运算速度均≥0.7μs / 次，满足算法运算需求。

第二层：存储层，负责程序与数据存储，采用 16KB 磁芯存储器（北京有线电厂 MC-1964 型），按功能分区 —— 程序区（8KB，存储 19 组模块代码）、数据区（4KB，存储密钥与临时缓存）、备份区（4KB，存储程序备份与配置参数），存储读写速度≥0.8μs / 次，适配算法数据交互需求。

第三层：接口层，负责设备与外部的交互，包含 2 类接口 —— 通信接口（支持短波电台、有线通信，数据速率 1200-9600 波特）、本地配置接口（通过面板按键与指示灯，支持参数输入与状态查看），接口均具备抗电磁干扰设计（铜网屏蔽），适配野战通信场景。

第四层：控制层，负责硬件系统的时序同步与异常处理，包含主控单元（基于国产 TTL 逻辑芯片，生成 1MHz 主时钟）、异常检测单元（监测组件故障，触发报警或降级），控制信号传输延迟≤0.05μs，确保各层组件时序一致，5 月 10 日形成《硬件架构框架报告》，明确各层组件构成。

三、历史补充与证据：硬件架构设计档案

1965 年 5 月的《“73 式” 电子密码机硬件架构设计档案》（档案号：JY-1965-001），现存于军事通信技术档案馆，包含架构分层图、组件参数表、总线设计说明，共 32 页，由王工、赵工共同绘制，是架构设计的核心凭证。